コンパレータ，nビットのD-A変換器，逐次比較レジスタ（SAR；Succesive Approximation Register），制御部から構成される．
　まずD-A変換器のMSBだけを1にし（残りは0）入力信号と比較する．入力信号のほうが大きければMSB＝1が，小さければMSB＝0が決定できる．次にMSBより一つ小さい位のビットを1にして同様に決定する．これをnビット回繰り返し，最後にLSBを決定すれば変換終了となり，このときのD-A変換器のディジタル・データがA-D変換結果となる．
　A-D変換中に入力信号が変動すると，正確なA-D変換結果は得られないので，必ず入力信号をサンプル＆ホールドする必要がある．