DRAMの高速アクセス方式．出力端子の近くに4ビットぶんのラッチ回路を設けておき，読み出し時に連続するアドレスぶんのデータをこのラッチに入れておく．CAS信号によって，このラッチを切り替えて順次出力していく．
　ニブル・モードの場合，4ビット連続にアクセスする場合は，2ビット以降の列アドレスの設定が不要なので，そのぶんタイミング設計が容易になる．4ビットに制限されるが，ページ・モードより高速でアクセスすることが可能である．