Last Update 2020/04/23
VHDLによるマイクロプロセッサ設計入門
パソコンによるシミュレーションから論理合成，配置配線まで
B5変型判 304ページ
CD-ROM付き
定価3,520円(税込)
JAN9784789833639
2002年7月1日発行
![[絶版→新版移行2015.3.30] VHDLによるマイクロプロセッサ設計入門](33631.jpg)
こちらの商品は品切れ絶版となりました．新版の『VHDLによるマイクロプロセッサ設計入門【オンデマンド版】』をお求めください．
本書は，ハードウェア記述言語VHDLを使ったマイクロプロセッサの設計方法を解説した入門書です．
VHDLの基礎的な文法と基本回路の記述方法を概説し，マイクロプロセッサの構成，そしてVHDLを使ったマイクロプロセッサの設計方法を具体的に解説しています．
本書に付属しているPC版のシミュレータを使って動作を調べ，設計したマイクロプロセッサをFPGAに実装します．
本書により，工業高等専門学校生，大学の学部生，初級技術者の方が，VHDLを体験しながら学び，マイクロプロセッサの設計技術を習得することができます．
VHDLの基礎的な文法と基本回路の記述方法を概説し，マイクロプロセッサの構成，そしてVHDLを使ったマイクロプロセッサの設計方法を具体的に解説しています．
本書に付属しているPC版のシミュレータを使って動作を調べ，設計したマイクロプロセッサをFPGAに実装します．
本書により，工業高等専門学校生，大学の学部生，初級技術者の方が，VHDLを体験しながら学び，マイクロプロセッサの設計技術を習得することができます．
目次
第I部 組み込みシステムとLSI設計の概要
1 組み込みシステム
2 システム設計
3 HDL
4 集積回路
5 ASIC
6 再構成可能ハードウェア
7 設計フロー
8 VDEC
第II部 VHDL記述
第1章 半加算器
1.1 半加算器
1.2 VHDLの構文構成
1.3 VHDLの記述例
1.4 演習・課題
コラムA ライブラリ/パッケージ/std_logic
第2章 テストベンチI
2.1 テストベンチI
2.2 テストベンチの構文構成
2.3 テストベンチ記述例
2.4 演習・課題
コラムB テストベンチ/LSIテストの必要性
第3章 全加算器
3.1 全加算器
3.2 VHDLの構文構成
3.3 テストベンチ
3.4 演習・課題
コラムC 構造化記述/ボトムアップ設計とトップダウン設計
第4章 加算回路
4.1 4ビット加算回路
4.2 VHDLの構文構成
4.3 Nビット加算回路
4.4 演習・課題
コラムD 論理合成/設計制約条件
第5章 テストベンチII
5.1 テストベンチII
5.2 テストベンチの構文構成
5.3 演習・課題
コラムE 信号代入文/変数代入文/信号と変数の代入例
第6章 ALU回路
6.1 4ビットALU回路
6.2 VHDLの構文構成
6.3 演習・課題
第7章 テストベンチIII
7.1 テストベンチIII
7.2 テストベンチの構文構成
7.3 演習・課題
コラムF テストベンチのいろいろ
第8章 組み合わせ回路
8.1 全加算回路
8.2 比較回路
8.3 セレクタ回路
8.4 3ステート回路
8.5 エンコーダ回路
8.6 デコーダ回路
8.7 パリティ回路
8.8 シフト回路
8.9 バレル・シフト回路
8.10 演習・課題
コラムG 組み合わせ回路/信号への代入/リゾーブ・タイプ/入出力信号
第9章 フリップフロップ
9.1 Dフリップフロップ
9.2 Dフリップフロップ(非同期リセット付き)
9.3 Dフリップフロップ(同期セット付き)
9.4 テストベンチ
9.5 演習・課題
コラムH ラッチ回路/同期回路設計/非同期信号と同期信号
第10章 レジスタ
10.1 レジスタ(同期イネーブル付き)
10.2 Nビット・レジスタ
10.3 レジスタ・ファイル
10.4 演習・課題
コラムI 専用レジスタ
第11章 テストベンチIV
11.1 テストベンチIV
11.2 演習・課題
コラムJ セットアップ・タイムとホールド・タイム/テストベンチとテスト・ベクタ
第12章 機能レジスタ
12.1 シフト・レジスタ回路
12.2 カウンタ回路(非同期リセット，同期ロード付き)
12.3 スタック(LIFO)回路
12.4 キュー(FIFO)回路
12.5 演習・課題
コラムK シミュレーション方式/デルタ遅延/タイプ変換/演算子の優先順位
第13章 状態遷移回路
13.1 ミーリィとムーア
13.2 ステッピング・モータ制御
13.3 30円の自動販売機
13.4 ROMを用いた80円の自動販売機
13.5 80円の自動販売機のテスト・ベクタ
13.6 演習・課題
第14章 マイクロコントローラ
14.1 マイクロコントローラ
14.2 テストベンチV
14.3 演習・課題
第15章 マイクロプロセッサ
15.1 マイクロプロセッサ
15.2 テストベンチVI
15.3 演習・課題
コラムL マイクロプロセッサの基本要素/コシミュレーション
第16章 応用記述
16.1 プロシージャ
16.2 ファンクション
16.3 オーバロード
16.4 パッケージ
16.5 メモリのモデル化
16.6 演習・課題
コラムM プロシージャ/ファンクション/メモリ制御信号/パッケージ宣言
第III部 マイクロプロセッサの設計
第1章 マイクロプロセッサ
1.1 概要
1.2 分類
1.3 COMET
1.4 マイクロプロセッサの種類
第2章 COMET
2.1 内部レジスタ
2.2 内部処理
2.3 内部構造
第3章 アーキテクチャ・モデル
3.1 制御部
3.2 データパス部
第4章 命令セット
4.1 命令形式
4.2 実効アドレスの計算
4.3 命令の種類とコード
第5章 CASL
5.1 CASL 命令の動作
5.2 擬似命令
5.3 拡張命令
第6章 命令フェッチ
6.1 命令フェッチのRTL
第7章 命令エグゼキューション
7.1 命令エグゼキューションのRTL
第8章 VHDLによるCOMETの設計
8.1 内部構成
8.2 入出力信号
8.3 パッケージ宣言
8.4 COMET のコンポーネント
第9章 レジスタ・ファイル部
9.1 内部構成
9.2 入出力信号
9.3 VHDL記述
第10章 ALU部
10.1 内部構成
10.2 入出力信号
10.3 VHDL記述
第11章 メモリ・レジスタ部
11.1 内部構成
11.2 入出力信号
11.3 VHDL記述
第12章 マイクロプログラム制御部
12.1 内部構成
12.2 入出力信号
12.3 VHDL記述
12.4 論理合成
第13章 シミュレーション
13.1 テストベンチ
13.2 テスト・データ
13.3 信号トレース
付録，参考文献，索引
第I部 組み込みシステムとLSI設計の概要
1 組み込みシステム
2 システム設計
3 HDL
4 集積回路
5 ASIC
6 再構成可能ハードウェア
7 設計フロー
8 VDEC
第II部 VHDL記述
第1章 半加算器
1.1 半加算器
1.2 VHDLの構文構成
1.3 VHDLの記述例
1.4 演習・課題
コラムA ライブラリ/パッケージ/std_logic
第2章 テストベンチI
2.1 テストベンチI
2.2 テストベンチの構文構成
2.3 テストベンチ記述例
2.4 演習・課題
コラムB テストベンチ/LSIテストの必要性
第3章 全加算器
3.1 全加算器
3.2 VHDLの構文構成
3.3 テストベンチ
3.4 演習・課題
コラムC 構造化記述/ボトムアップ設計とトップダウン設計
第4章 加算回路
4.1 4ビット加算回路
4.2 VHDLの構文構成
4.3 Nビット加算回路
4.4 演習・課題
コラムD 論理合成/設計制約条件
第5章 テストベンチII
5.1 テストベンチII
5.2 テストベンチの構文構成
5.3 演習・課題
コラムE 信号代入文/変数代入文/信号と変数の代入例
第6章 ALU回路
6.1 4ビットALU回路
6.2 VHDLの構文構成
6.3 演習・課題
第7章 テストベンチIII
7.1 テストベンチIII
7.2 テストベンチの構文構成
7.3 演習・課題
コラムF テストベンチのいろいろ
第8章 組み合わせ回路
8.1 全加算回路
8.2 比較回路
8.3 セレクタ回路
8.4 3ステート回路
8.5 エンコーダ回路
8.6 デコーダ回路
8.7 パリティ回路
8.8 シフト回路
8.9 バレル・シフト回路
8.10 演習・課題
コラムG 組み合わせ回路/信号への代入/リゾーブ・タイプ/入出力信号
第9章 フリップフロップ
9.1 Dフリップフロップ
9.2 Dフリップフロップ(非同期リセット付き)
9.3 Dフリップフロップ(同期セット付き)
9.4 テストベンチ
9.5 演習・課題
コラムH ラッチ回路/同期回路設計/非同期信号と同期信号
第10章 レジスタ
10.1 レジスタ(同期イネーブル付き)
10.2 Nビット・レジスタ
10.3 レジスタ・ファイル
10.4 演習・課題
コラムI 専用レジスタ
第11章 テストベンチIV
11.1 テストベンチIV
11.2 演習・課題
コラムJ セットアップ・タイムとホールド・タイム/テストベンチとテスト・ベクタ
第12章 機能レジスタ
12.1 シフト・レジスタ回路
12.2 カウンタ回路(非同期リセット，同期ロード付き)
12.3 スタック(LIFO)回路
12.4 キュー(FIFO)回路
12.5 演習・課題
コラムK シミュレーション方式/デルタ遅延/タイプ変換/演算子の優先順位
第13章 状態遷移回路
13.1 ミーリィとムーア
13.2 ステッピング・モータ制御
13.3 30円の自動販売機
13.4 ROMを用いた80円の自動販売機
13.5 80円の自動販売機のテスト・ベクタ
13.6 演習・課題
第14章 マイクロコントローラ
14.1 マイクロコントローラ
14.2 テストベンチV
14.3 演習・課題
第15章 マイクロプロセッサ
15.1 マイクロプロセッサ
15.2 テストベンチVI
15.3 演習・課題
コラムL マイクロプロセッサの基本要素/コシミュレーション
第16章 応用記述
16.1 プロシージャ
16.2 ファンクション
16.3 オーバロード
16.4 パッケージ
16.5 メモリのモデル化
16.6 演習・課題
コラムM プロシージャ/ファンクション/メモリ制御信号/パッケージ宣言
第III部 マイクロプロセッサの設計
第1章 マイクロプロセッサ
1.1 概要
1.2 分類
1.3 COMET
1.4 マイクロプロセッサの種類
第2章 COMET
2.1 内部レジスタ
2.2 内部処理
2.3 内部構造
第3章 アーキテクチャ・モデル
3.1 制御部
3.2 データパス部
第4章 命令セット
4.1 命令形式
4.2 実効アドレスの計算
4.3 命令の種類とコード
第5章 CASL
5.1 CASL 命令の動作
5.2 擬似命令
5.3 拡張命令
第6章 命令フェッチ
6.1 命令フェッチのRTL
第7章 命令エグゼキューション
7.1 命令エグゼキューションのRTL
第8章 VHDLによるCOMETの設計
8.1 内部構成
8.2 入出力信号
8.3 パッケージ宣言
8.4 COMET のコンポーネント
第9章 レジスタ・ファイル部
9.1 内部構成
9.2 入出力信号
9.3 VHDL記述
第10章 ALU部
10.1 内部構成
10.2 入出力信号
10.3 VHDL記述
第11章 メモリ・レジスタ部
11.1 内部構成
11.2 入出力信号
11.3 VHDL記述
第12章 マイクロプログラム制御部
12.1 内部構成
12.2 入出力信号
12.3 VHDL記述
12.4 論理合成
第13章 シミュレーション
13.1 テストベンチ
13.2 テスト・データ
13.3 信号トレース
付録，参考文献，索引